Σάββατο, 28 Ιουνίου 2014

Η Intel δημοσιεύει μελέτες των ερευνητικών της εργαστηρίων για το μέλλον της ενεργειακής αποδοτικότητας

Από τους υπερυπολογιστές μέχρι τις μικρότερες συσκευές που μπορούν να φορεθούν, ο κλάδος των υπολογιστικών συσκευών αναζητά τις πιο αποδοτικές ενεργειακά λύσεις, οι οποίες θα προσφέρουν τις καλύτερες δυνατές επιδόσεις. Στο συνέδριο 2014 Symposia για την Τεχνολογία και τα Kυκλώματα VLSI, η Intel παρουσίασε πέντε τεχνικά έγγραφα για την ενεργειακή απόδοση.



Λεπτομερής Διαχείριση Ισχύος
Για αρκετές συσκευές και ειδικά τις φορητές, η σχεδίαση ενός “system on a chip - SoC” αποτελεί τη συνήθη προσέγγιση για την εξοικονόμηση χώρου, αλλά και ισχύος, με την ολοκλήρωση διαφόρων βαθμίδων (επεξεργαστής, γραφικά, GPS, επιταχυνσιόμετρο) στο ίδιο ολοκληρωμένο κύκλωμα.
Συνήθως, η τροφοδοσία του ολοκληρωμένου γίνεται με ένα επίπεδο τάσης, ενώ στην πραγματικότητα τα επιμέρους υποσυστήματα χρειάζονται διαφορετικές ποσότητες ισχύος σε διαφορετικές χρονικές στιγμές ανάλογα με τις εκάστοτε ανάγκες επεξεργασίας.

Η συνήθης προσέγγιση είναι η προσθήκη των ρυθμιστών τάσης (Voltage Regulators) σε διάφορα σημεία του κυκλώματος, έτσι ώστε κάθε βαθμίδα να τροφοδοτείται με το επίπεδο της τάσης που απαιτείται.

Ο ιδανικός ρυθμιστής τάσης πρέπει να είναι γρήγορος (να ανταποκρίνεται ταχύτατα στις αλλαγές κατά την επεξεργασία) και πλήρως ψηφιακός, ώστε σε κάθε σχεδίαση ενός εξειδικευμένου SoC να επιτρέπεται η εύκολη δημιουργία του με χρήση τυποποιημένων δομικών υπομονάδων. Αυτό ακριβώς είναι το επίτευγμα των εργαστηρίων της Intel με τον τίτλο “A 500 MHz, 68% efficient, Fully On-Die Digitally Controlled Buck Voltage Regulator on 22nm Tri-Gate CMOS.”

Ο συγκεκριμένος ρυθμιστής τάσης, ο οποίος υλοποιήθηκε σε ένα δοκιμαστικό κύκλωμα είναι αμιγώς ψηφιακός, με συχνότητα λειτουργίας στα 500MHz και με εύρος ζώνης 20 φορές μεγαλύτερο από τις καλύτερες σχεδιάσεις που έχουν παρουσιαστεί μέχρι σήμερα. Ο ρυθμιστής είναι ψηφιακός, γεγονός που σημαίνει ότι μπορεί να αξιοποιήσει τη δυναμική από το νόμο του Moore, ακολουθώντας τη σμίκρυνση που θα προσφέρουν οι μελλοντικές τεχνολογίες ολοκλήρωσης.

Ασφάλεια στις μικρές συσκευές

Εκτός από τη διαχείρηση ισχύος, η ασφάλεια είναι μια σημαντική παράμετρος που εκτείνεται σε όλο το φάσμα των υπολογιστικών συσκευών. Πολλοί από τους επεξεργαστές Intel Core και Xeon ενσωματώνουν πλέον το σετ εντολών Intel® Advanced Encryption Standard New Instructions (AES-NI). Το ΑES υιοθετήθηκε από την κυβέρνηση των ΗΠΑ το 2001 και χρησιμοποιείται ευρέως σε όλο το εύρος του οικοσυστήματος λογισμικού για την προστασία της δικυακής κίνησης, των προσωπικών δεδομένων και των εταιρικών υποδομών τεχνολογίας. Το AES-NI σχεδιάστηκε για να υλοποιήσει κάποια από τα πλέον πολύπλοκα και απαιτητικά σε υπολογιστική ισχύ βήματα του αλγορίθμου AES με τη χρήση επιτάχυνσης hardware.

Οι μικρότερες συσκευές που έχουν περιορισμούς στην αυτονομία της μπαταρίας τους (συμπεριλαμβανομένων των τηλεφώνων, των συσκευών που μπορούν να φορεθούν, των αισθητήρων κλπ), θα απαιτούν ελαφρείς, εξαιρετικά χαμηλής ενέργειας επιταχυντές hardware που παρέχουν ακριβώς όση επιτάχυνση κρυπτογράφησης χρειάζεται για να εξασφαλιστεί η ακεραιότητα των δεδομένων.

Οι ερευνητές των Intel Labs επιθυμούσαν να βρουν τρόπους να επιταχύνουν τον αλγόριθμο AES χρησιμοποιώντας το μικρότερο δυνατό χώρο και την ελάχιστη δυνατή ισχύς. Στο έγγραφο “340mV-1.1V, 289Gbps/W, 2090-Gate Nano-AES Hardware Accelerator with Area-optimized Encrypt/Decrypt GF(2^4)^2 Polynomials in 22nm Tri-Gate CMOS.” οι ερευνητές παρουσιάζουν ακριβώς αυτό τον τρόπο. Με το κατάλληλο επίπεδο ισχύος για τις ανάγκες των μικρών συσκευών οι ερευνητές δημιούργησαν κυκλώματα σε ένα πειραματικό τσιπ που καταναλώνουν λιγότερο από το 1/10 της ενέργειας των προηγούμενων αντίστοιχων σχεδιάσεων. Επίσης, τα νέα κυκλώματα είναι εξαιρετικά μικρά (χρησιμοποιώντας λίγες περισσότερες από 2000 πύλες τρανζίστορ) γεγονός που συμβάλλει ώστε οι συσκευές να παραμένουν μικρές.

Διασύνδεση μεγάλου αριθμού τρανζίστορ με υψηλή απόδοση και χαμηλή κατανάλωση

Η Intel περιγράφει πώς η καθυστέρηση και οι περιορισμοί ισχύος που επιβάλλονται από τη χωρητικότητα και την αγωγιμότητα του εξαιρετικά πολύπλοκου συστήματος διασυνδέσεων δισεκατομμυρίων τρανζίστορς επιδρούν στη μείωση των επιδόσεων του κυκλώματος αποτελώντας ολοένα και σημαντικότερο πρόβλημα καθώς μειώνονται οι διαστάσεις. Οι αντιστάσεις των διασυνδέσεων αυξάνονται ταχύτερα από το ρυθμό με τον οποίο πραγματοποιείται η σμίκρυνση των κυκλωμάτων, ενώ οι βελτιώσεις στη χωρητικότητα περιορίζονται από την απαιτούμενη μηχανική αντοχή του τελικού κυκλώματος.

Συνολικά οι παραπάνω παράγοντες δημιουργούν ένα φραγμό στο ρυθμό μεταφοράς της πληροφορίας, τόσο σε τοπικές βαθμίδες όσο και στο ολοκληρωμένο συνολικά.
Νέες διεργασίες και υλικά – ειδικότερα μέθοδοι απόθεσης και νέα αγώγιμα υλικά – εξετάζονται για την αύξηση της διατομής στις αγώγιμες περιοχές. Η μοριακή διάταξη των διηλεκτρικών υλικών μεταξύ των επιπέδων αποτελούν μια ευκαιρία για την ταυτόχρονη επίτευξη χαμηλότερης χωρητικότητας με την απαιτούμενη μηχανική αντοχή. Παράλληλα με τις παραπάνω βελτιώσεις εξετάζονται και νέες μικροαρχιτεκτονικές και εφαρμογές με μεγαλύτερη ανοχή στους περιορισμούς κλιμάκωσης αντίστασης και χωρητικότητας.

Αύξηση του εύρους ζώνης της μνήμης με μικρή καθυστέρηση και χαμηλή ισχύ
Στο ίδιο συνέδριο το περασμένο έτος , η Intel παρουσίασε τις τεχνικές λεπτομέρειες της τεχνολογίας της eDRAM (DRAM σχεδιασμένη σε μια διαδικασία λογικής υψηλής απόδοσης). Αυτή η τεχνολογία δίνει τη δυνατότητα στον κεντρικό επεξεργαστή και στον επεξεργαστή γραφικών να έχουν πρόσβαση σε μεγάλη ποσότητα μνήμης με πολύ υψηλό εύρος ζώνης και χαμηλή ισχύ.

Η eDRAM είναι κατασκευασμένη σε μία παραλλαγή του SoC της τεχνολογίας 22nm της Intel, διαθέτοντας tri-gate τρανζίστορ που παρέχουν ένα πρωτοφανή συνδυασμό της βελτίωσης της απόδοσης και της μείωσης της ισχύος. Η Intel χρησιμοποιεί αυτή την τεχνολογία σε συγκεκριμένους επεξεργαστές Core για να αυξήσει το εύρος ζώνης της μνήμης με χαμηλή καθυστέρηση και ισχύ, με αποτέλεσμα να παρέχει υψηλή επεξεργαστική ισχύ και επιδόσεις γραφικών.

Φέτος, στο έγγραφο με τίτλο “2nd Generation Embedded DRAM with 4X Lower Self Refresh Power in 22nm Tri-Gate CMOS Technology,” η Intel περιγράφει μια πολύ βελτιωμένη embedded μνήμη DRAM 1 Gbit στα 2 GHz, η οποία υλοποιείται με τεχνολογία CMOS 22nm tri-gate με 4 φορές χαμηλότερη απαιτούμενη ισχύς για ανανέωση σε σχέση με την προηγούμενη γενιά.

Ο χρόνος διατήρησης έχει βελτιωθεί τρεις φορές με βελτιστοποίηση της σχεδίασης και της διαδικασίας ολοκλήρωσης. Κυκλώματα χρονισμός source-synchronous έχουν ολοκληρωθεί στη σχεδίαση για τη μείωση στην ισχύ που απαιτείται για τη διανομή του σήματος χρονισμού χωρίς επιβάρυνση στο εύρος ζώνης. Η ισχύς φόρτισης έχει μειωθεί τέσσερις φορές με χρήση εξομάλυνσης βασισμένης σε συγκριτές. Η ελεγχόμενη από τη θερμοκρασία ανανέωση επιτρέπει την ελάχιστη ισχύ ανανέωσης σε όλες τις συνθήκες θερμοκρασίας.

Νέα επιτεύγματα επιδόσεων σχετικά με την ενεργειακή αποδοτικότητα και την ολοκλήρωση με τεχνολογία 14nm Tri-Gate σε κρίσιμα κυκλώματα

Τα κυκλώματα Serializer / Deserializer (SerDes) είναι ζωτικής σημασίας για μεταφορά των δεδομένων εντός και εκτός των κυκλωμάτων λογικής. Στο έγγραφο “A 2GHz-to-7.5GHz Quadrature Clock Generator Using Digital Delay Locked Loops for Multi-Standard I/Os in 14nm CMOS”, η Intel παρουσιάζει τα πρώτα δομικά στοιχεία για SerDes υψηλής ταχύτητας με την τεχνολογία 14nm tri-gate της Intel.

Ο τετραπλασιαστής 2.0-7.5GHz σχεδιάστηκε για να υποστηρίξει κυκλώματα SerDes επόμενης γενιάς, όπως το CEI-28G και 100Gb Ethernet. Η ελεγχόμενη από τάση αρχιτεκτονική κυκλώματος ψηφιακού βρόχου (DLL) σχεδιάστηκε για να αξιοποιήσει τα πλεονεκτήματα στην επιφάνεια και την ισχύ της τεχνολογίας 14nm της Intel. Το DLL είναι τουλάχιστον 4 φορές μικρότερο και 40% πιο αποδοτικό ενεργειακά απο ό,τι οι καλύτερες μέχρι σήμερα δημοσιευμένες σχεδιάσεις DLLs. Τρία επίπεδα για βελτιστοποίηση καθυστέρησης στα οποία περιλαμβάνεται ένας διαμορφωτής σίγμα-δέλτα 1-bit για εξαιρετικά λεπτομερή έλεγχο καθυστέρησης, παρέχουν σχεδόν τετραπλάσσιο εύρος συντονισμού με εξαιρετικά μικρή καθυστέρηση και λάθη. H διασπορά του χρόνου µετάδοσης (jitter) στα 7GHz είναι 176fs-rms, σχεδόν 2 φορές μικρότερη από προηγούμενες αναφορές.
Σχετικά με τις μελλοντικές προοπτικές και προκλήσεις

Η Ιntel συμμετείχε σε δύο συνεδρίες. Στη μία, που ονομάζεται «Ποιος εγκαταλείπει πρώτος τη διαδικασία μεγαλύτερης ολοκλήρωσης: Οι μηχανικοί των συσκευών και των διαδικασιών, οι σχεδιαστές κυκλωμάτων, ή τα διοικητικά στελέχη; Ποια διαδικασία ολοκλήρωσης τελειώνει πρώτη – των κυκλωμάτων μνήμης ή λογικής;" ο Senior Fellow της Intel, Mark Bohr υποστήριξε ότι μεταξύ των μηχανικών διαδικασιών, σχεδιαστών κυκλωμάτων και των διοικητικών στελεχών, όλοι μοιράζονται την ευθύνη για τη συνεχιζόμενη διαδικασία αυξημένης ολοκλήρωσης. Καθένας τους διαδραματίζει σημαντικό ρόλο στην διασφάλιση ότι η κλιμάκωση προσφέρει τις αναμενόμενες βελτιώσεις στην απόδοση, την ισχύ και το κόστος ανά τρανζίστορ. Αλλά τα διοικητικά στελέχη της εταιρείας θα έχουν την τάση να αποσύρουν τη χρηματοδότηση του τμήματος Έρευνας και Ανάπτυξης, όταν είτε οι μηχανικοί επεξεργασίας είτε οι μηχανικοί σχεδιασμού δεν μπορούν πλέον να καταδείξουν ένα βιώσιμο τρόπο που οδηγεί στην κλιμάκωση προϊόντων που μπορούν να κατασκευαστούν και να είναι κερδοφόρα.

Τέλος, σε μια δεύτερη συνεδρία, με τίτλο «Μαθήματα και Προκλήσεις για τα μελλοντικά κυκλώματα μικτού σήματος, RF και μνήμης,» ο Kevin Zhang, Intel Fellow και Αντιπρόεδρος του Technology και Manufacturing Group της Intel, υποστήριξε ότι η ζήτηση για μεγαλύτερες και διαρκώς γρηγορότερες στατικές μνήμες RAM θα συνεχίσει να αυξάνεται, και ότι η καινοτομία στην τεχνολογία και το σχεδιασμό θα οδηγήσει την κλιμάκωση SRAM και στο μέλλον.

Δεν υπάρχουν σχόλια:

 
SYNC ME @ SYNC